DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008364696 **Image available** WPI Acc No: 1990-251697/199033

Mfr. of thin-film FET by injecting impurity atoms - into amorphous or polycrystalline semiconductor and anneals it with light beam to form

source and drain regions NoAbstract Dwg 1/9

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2177443 A 19900710 JP 88331337 A 19881228 199033 B

Priority Applications (No Type Date): JP 88331337 A 19881228

Title Terms: MANUFACTURE; THIN; FILM; FET; INJECTION; IMPURE; ATOM;

AMORPHOUS; POLYCRYSTALLINE; SEMICONDUCTOR; ANNEAL; LIGHT; BEAM;

FORM; SOURCE; DRAIN; REGION; NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

Image available 03201943

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

02-177443 [JP 2177443 A]

PUBLISHED:

July 10, 1990 (19900710)

INVENTOR(s): SAMEJIMA TOSHIYUKI

TOMITA TAKASHI HARA MASATERU

USUI SETSUO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

63-331337 [JP 88331337]

FILED:

December 28, 1988 (19881228)

INTL CLASS:

[5] H01L-021/336; H01L-021/20; H01L-021/268; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL:

Section: E, Section No. 983, Vol. 14, No. 448, Pg. 7,

September 26, 1990 (19900926)

ABSTRACT

PURPOSE: To facilitate annealing for crystallization and annealing for impurity diffusion or implantation simultaneously by one time light beam annealing by a method wherein, after dopant is implanted into the source and drain forming regions of an amorphous semiconductor layer or doped layers are formed in the source and drain forming regions, a light beam annealing process is carried out.

CONSTITUTION: In order to manufacture a thin film transistor through a light beam annealing process in which an amorphous semiconductor layer 21 is crystallized or/and a fine polycrystalline semiconductor layer is recrystallized, dopant atoms are implanted into the source and drain forming regions of the amorphous semiconductor layer 21 or/and the polycrystalline semiconductor layer or doped layers 22 are formed in the source and drain forming regions and then a light beam is applied to the

surface on which the gate 32 is formed for annealing and the amorphous semiconductor layer 21 is crystallized or/and the fine polycrystalline semiconductor layer is recrystallized and, at the same time, source and drain regions 24 and 25 are formed. For instance, the pulse application of a laser beam L is employed for the light beam annealing.

訂正有り

⑩ 日本国特許庁(JP)

① 特許出頭公開

@ 公 開 特 許 公 報 (A) 平2-177443

@Int. Cl. *

識別記号

庁内整理番号

公公開 平成2年(1990)7月10日

H 01 L 21/336

21/330 21/20 21/268 20/724

7739-5F 7738-5F

8624-5F H 01 L 29/78

311 P

害査請求 未請求 請求項の数 1 (全10頁)

❷発明の名称

薄膜トランジスタの製造方法

②特 頤 昭63-331337

2

②出 顧 昭63(1988)12月28日

何発明者 鮫 何発明者 蔥

富 田

俊 之尚

東京都品川区北品川6丁目7番35号

ソニー株式会社内 ソニー株式会社内

何発明者 何発明者

高 第

昌 輝

東京都品川区北岛川 6 丁目 7 番35号 東京都品川区北岛川 6 丁目 7 番35号

ソニー株式会社内

勿発明者 碓

節夫

東京都品川区北品川6丁目7番35号

ソニー株式会社内

の出 願 人 ソニー株式会社

四代理人 弁理士

弁理士 松隈 秀盛

東京都品川区北品川6丁目7番35号

明 抽 書

発明の名称 運動トランジスタの製造方法 特許競求の範囲

非品質半導体層に対する結晶化、或いは(および)数編多結晶半導体層に対する再結晶化を行う 光ピームアニーリング工程を有する環膜トランジ スタの製造方法において、

導体層のソースおよびドレインを形成する領域に、 不施物原子の注入あるいは不純物原子合有層の形 成を行い、その後上記光ピームアニーリング工程 をゲート部の形成前吸いはゲート部の形成例とは 反対個から行って上記非晶質率導体に対する結晶 化成いは(および)微細多結晶率導体層に対する 再結晶化を行うと同時にソースおよびドレイン領 域の形成を行うことを特徴とする薄膜トランジス タの製造方法。

発明の詳細な説明

以下の順序で本発明を説明する。

A 産業上の利用分野

- B 発明の概要
- C 従来の技術
- D 発明が解決しようとする課題
- B 課題を解決するための手段
- P 按用
- G 宝旗側
- 11 発切の効果

A、産業上の利用分野

本発明は海豚トランジスタの製造方法、弾ち弾 酸半導体層に地種ゲート型電界効果トランジスタ が形成される海膜トランジスタの製造方法に係わ ス

B. 発明の复要

本発明は薄膜トランジスタの製造方法、特に非 単質半導体層に対する結晶化成いは(および)数 類多結晶半導体層に対する可結晶化を行う光ビー ムアニーリング工程を有する薄膜トランジスタの 製造方法において、その光ビームアニーリング飼

C. 従来の技術

プラズマC V D (Chemical Vapour Bepesition) によって形成した水素化非晶質シリコン (以下 a -Si:E と記す) 顕をパルスレーザー開射によって 常温雰囲気下で結晶化することによりキャリアの 移動度の大きい良質の多結晶シリコン観を低温で

このようにして第9回日に示すように非晶質半 準体層のが多結晶化された多結晶半悪体施強を形 成する。そしてこのアイランド状の多結晶半悪体 脂質の最終的にアドアのゲート部を形成する部分 に、それぞれ例えば510。あるいは518 の絶縁層に よるゲート絶縁層似とゲート電極四とを被表形成 する。その後全国的にソースおよびドレインを形

えばフォスフィンPB。とシリコンを含む原料ガス 例えばモノシランSIB。を用いてプラズマCVDに よって、不純物合有層のを形成する。

その後再びエキシマレーザー光1の取射を行って第9圏Cに示すように、不純物会有層図中の不純物構えば海Pを多結晶半導体層間のゲート地線層(およびゲート電極図によって覆われていない部分に拡散して高不純物環度の例えばn型のソースおよびドレイン領域(および回の形成を行う。

次に第9回Dに示すように、ソース領域のおよびドレイン領域向上にそれぞれソース電極向およびドレイン電極師をオーミックに被奪して目的と

作製することが可能になった。このような技術の 適用により多結晶シリコン体膜による薄膜トラン ジスタ(TFT)が300℃以下の低温工程で実 現できるようになった(f.Sameshima and S.Usul :Hatorials Research Society Symposium Process diags vol.71(1986)P435~440 参館)。

するTFT(11)を得るものである。

D. 発明が解決しようとする課題

ところがこのような方法による場合、第9関A およびBで説明した非品質半導体着回の結晶化の ためのレーザー開射作業と、不能物合有層級の不 能物を多結晶半導体層均中に導入(拡散)するレ

が繁雑となる。

さらにまた、特に第9図Bの工程における不純 物のドーピングのためのレーザー先配射に際して はすでにゲート絶縁層(((おおがゲート電極)のによる ながート部が、多結晶半部体層(2)上に突出してあ 成されていることから干渉作用によってこのゲート が近傍においてレーザー光照射が不充分で、 体物合有層似からの不疑物ドーピング量が、特に 特性上大きく影響するゲート部近傍で不充分とな るという特性の不突定性、仮類性の低下を来すお それがあるという提頭がある。

また第9図で説明した例においては、不純物会

有層のを設けてこれよりの不純物を多結晶半導体 関ロ中に拡致するようにした場合であるが、多結 晶半導体層四にイオン注入によって不純物ドービ ングを行いその不純物の活性化をレーザー取射に よって行う場合においてもレーザー取射のゲート 節の突出態による干渉効果によってアニールが不 充分となりこの場合においても両様に特性の不安 定性を招来するという課題がある。

本発明は、上述した課題の解決、即ちレーザー 光照射のアニール処理の疑惑し作業の回避、およ びソースおよびドレインの不減物導入あるいは語 性化の不安定性を回避することを目的とし、良好 な特性を有するTFTを確実に得ることができる ようにした海膜トランジスタ(TFT)の製造方 法を提供する。

D. 課題を解決するための手段

本発明においては、非晶質半悪体層に対する結晶化成いは(および)数細多結晶半導体層に対する再結晶化を行う光ビームアニーリング工程を有

ゲート部の形成前に行うか、またはゲート部関からの題材によらないようにしたことによってゲート部の存在によるレーザー光の干渉によってレーザー光照射の不充分な部分がゲート部近傍のソースおよびドレイン領域に生じてその特性に不安定性を招来する不認合が問題される。

第1限を参照して本発明によるTPTの製造方法の一例を詳細に提明する。

この場合、まず第1 図Aに示すように、後述する光ピームアニールに用いられる光に対し先透過性のガラス版等よりなる基版(31)を設ける。そしてその一主面上にゲート電極(32)を形成する。このゲート電極(32)は例えば A & , No, Cr等を例えば 5 0 0 人程度に全面的に落着し、選択的エッチングによって所要にパターン化して形成し得る。

次に第1回Bに示すようにゲート電極(32)上を 会んで全国的にゲート砲線層(33)を被着形成する。 このゲート砲線閣(33)は、例えばS10。あるいは する半週休トランジスタの製造方法において、例 えば第1回じに示すように非品質半週休期(21)の ソースおよびドレインを形成する領域に不純物原 子の往入あるいは不純物原子を含む不純物合有層 (22)の形成を行って後に光ピームアニーリンダエ 程をゲート部の形成前或いはゲート部の形成側と は反対最からの光ピーム競討によって行って非晶 質半導体層(21)に対する結晶化収いは(および) 数細多結晶半導体の再結晶化による結晶粒の成長 拡大を行って、第1回ドに示すように、多結晶半 事件圏(23)の形成を行うと共に、ソースおよびド レイン各領域(24)および(25)の形成を行う。

P. 作用

上述の本発明製造方法によれば、1回の光ビームアニーリング開えばパルスエキシマレーザー設計によって結晶化ないしは再結晶化のアニールと、不能物原子の拡散ないしは注入のアニールとを行うことができるようにしたので、製造の簡単化がはかられる。またこの場合、その光ビーム関射を

SiM を1000人の厚さに例えばCVDによって形成する。さらにこれの上に例えばプラズマCVDによって非品質半導体用(21)例えば水素を10原子 %含むa-Simuを形成する。

第1回でに示すように全面的にフォトレジスト 歴すなわち感光性樹脂暦 (34)を形成し、落板(31) の富岡即ち森嶺(31)のゲート電機(32)等が被者形

ト暦(34)に対する露光頂の先し』を取射し、ゲート電極(32)を光学的マスクとして、これの電上以外のフォトレジスト版(34)を露光して可溶性とす。

次に、フォトレジスト局 (34) に対する現像処理を行って、第1回Dに示すように、フォトレジスト局 (33) を、ゲート電極 (32) の直上にゲート電極 (32) のペターンに対応するパターンにパターニングを行う。 続いて全面的にプラズマ C VD等によってドーパント、構えば n 型の不能物の場 P を含むガス例えばフォスフィンPB。と、シリコンの駅 料ガス例えばモノシラン5114。のガスとを用いてフ

ェトレジスト層(34)を変費することのない程度の 温度例えば100 でをもって不純物会有層(22)を形

次に第1図8に示すように、フォトレジスト層 (34)を除去してこれの上の不純物会有層(22)を選 製的に除去する。次に光ピームし倒えば IeCeエ キシマレーザー光を不能物含有層(22)上から金属 的に行うパルス脱射してアニール処理する。

このようにして第1図Pに示すように非晶質率 導体層(21)が結晶化された多結晶半導体層(23)を 形成すると共に、これに不純物合有層(22)中の不 減物双子を拡放して、501 図 B における不純物会 有層(22)の致去された即ちゲート電攝(32)の直上 に相当する不純物導入がなされていない部分を高 **比抵抗のチャンネル形成領域(26)として、その両** 側にそれぞれ抵比抵抗のn型のソースおよびドレ イン各額級(24)および(25)を形成する。

第1回 Cに示すように多結長半退休着(23)を周 知の道訳的エッチングによって除去するパターエ ングを行って最終的にTPTを形成する部分を移

ので、これによれば充分低比低核化されているこ とかわかる。

またこのようにして得たTFTのドレイン電圧 V。をパラメータとするドレイン電流し。-ゲー ト電圧V。の特性曲線図は、553図に示すように なり、優れたトランジスタ特性を示した。

題を示すもので、この例においては、ソース、ド レイン、ゲートの各電極導出を同一側から行った。 プレナー型TPTを得る場合である。この場合類 4団AからCに示すように第1団AからGまでと **貸一工程を経る。第1回におけるゲート覚極(32)** は、第2のゲート電極とするか、吹いは第4図C におけるフォトレジスト間(34)に対する成光マス クのみとして用いられる。そして第4回!!に呆す ように不能物ドープがなされたソースおよびドレ イン各額域(24)および(25)の形成がなされた多額 基半導体層(23)上を全面的に覆ってゲート絶縁層 (43)、例えば1000人程度の厚さの510。層をCVD して他部を験去する。

第1回りに示すようにソースおよびドレイン各 領域(24)および(25)上に例えば A # を全面高着し、 これを選択的にエッチング等によって改去してソ ースおよびドレイン各電極(27)および(28)を形成 する。このようにすれば、歩板(31)上にゲート電 極(32)とゲート絶縁層(34)によるゲート船が形成 された多結晶半導体局(23)によるいわゆるスタガ ード型のTFT(35)が形成される。

この方法によれば、1回の光ピームアニール、 厚ちレーザー売しの無射によって不純物の拡散と 非品質半導体層(21)に対する結晶化とを同時に行 うものであるが、この場合においてこのレーザー 光しの取射側にはゲート部が存在しないのでゲー ト部近傍においても充分にレーザー光度計を行う ことができて不純物合有題(22)からの不純物ドー プを充分に行うことができ、ソースおよびドレイ ン各領域(24)および(25)における比低流を充分低 くすることができた。

- 第2回は、シリコン眉におけるレーザー観射エ

次に第4部1に示すように追録器(43)に対して 選択的エッチングによってソースおよびドレイン 各領域(24)および(25)上に電極窓(24W) および (254) を存むする。

次にこれら恋(24H) および(25H) 内を含んで全 面的に A 4 等の金属階を例えば落着によって影戦

4 図 J に示すように、ソース及びドレイン各額域 (24)および(25)に対してソースおよびドレイン各 位径(27)および(28)を形成すると同時に買者間の チャンネル形成領域(28)上のゲート地線層(43)上 に上部ゲート電極(44)を形成する。このようにし てプレナー型TFT(4S)が形成される。

脅このようにして得たTFT(45)は下層のゲー ト危後(32)を併用して2種ゲート型のTFT構造 とすることもできる。

この第4図で説明した方法では非品質シリコン 牛導体題(21)への、光ピームアニールのレーザー 光しが知引された側に、つまり多結晶化が良好に 行われた側でゲート電極(44)による上部ゲートを、 形成するようにしたので、よりすぐれた特性の 丁PTを得ることができる。

このようにして得たTPTの同様の I · - V · 特性血線の測定結果は、第5 選に示す。これより明らかなようにこの本発明方法によって得たTPT(45)もまた優れたトランジスタ特性を示した。

上述の郊4図の方法によれば、半球体層の同一個からゲート、ソースおよびドレインの各電極導出を行うことができるようにしたプレナー理構成のTPT(45)を得ることができるものであるが、さらに第1図で設明した例と同様にスタガート型のTPTを得る他の例を第6図を参照して説明する。この場合においても第6図AからGに示する。では明したと阿様の工程を経済を図Hに示すように第4図Hで説明したと同様に、S10。等のゲート地嫌談(43)を1000人程度の厚さにCVD法等に形成する。

次に第6図1に示すようにゲート独経版(43)上

ゲート地級者 (43) に対してその全体さにわたって ソースおよびドレイン領域 (24) および (25) 上に、 ソースおよびドレイン電極の恋明けを行う。

そしてこれのソースおよびドレイン電極窓を通 じてソースおよびドレイン各領域(24)および(25) 上にそれぞれ例えば & A 単電膜等によるソースお よびドレイン各電極(27)および(28)を形成する。

から上部ゲート電極 (44)、ソースおよびトレマィ 各電極 (27) および (28) が退出されたブレナー型の TPT (48) を得ることができる。

さらにまた像のプレナー型のTFTを得る本発明製法の例を第7間を参照して説明する。この例においては、第7回人に示すようにガラス板等の基体(31)を用意し、これの上に例えば全置的に a - S1:3 による非品質率が休息(21)を、例えば厚さ200 ~ 500 人をもってブラズマCVD法等によって形成し、TFTを構成すべき部分を残して他部を選択的にエッチングするバターニングを行って非品質半導体器(21)をアイランド状とする。

に先透過性寒電器 (46) 例えばインジウム・チタン 複合酸化酸を落着し、この光透過性寒電膜 (46) 上 の、下層ゲート電極 (32) の電上に、フォトレジスト層 (47) の形成は光透過性寒電数 (46) に全面的にフォトレ ジストの生存を行って後に基体 (31) の裏面側から、 この下層のゲート電極 (32) を無光マスクとしてフォトレジスト層 (47) に対する露光阻の光Laの全面 的照射を行い、その後現像処理を行って下層のゲート電極 (32) の直上のレジスト層 (47) のみを残し てバターン化する。

その接レジスト暦 (47) をエッチングレジストと して光透過性導電膜 (46) に対するエッチングを行って55 6 間」に示すようにこれを上部ゲート電極・(44) とする。

その後第6図ドに示すように、ゲート逸縁層
(43)に対してソースおよびドレイン領域(24)および(25)上に電極窓明けを行うか、あるいはさらに全国的に図示しないが所要の厚さの逸縁層例えば、
510:をCVD法等によって形成し、この絶縁層と

次に第7図Bに示すように基礎(31)上に全国的に1000人程度の厚さをもって例えば510mよりなるゲート物料数(33)をCVD法等によって形成し、これの上に例えば A & ゲート電腦(44)の構成器を全面変変する。

第7 図Cに示すように非晶質半導体器(21)上の 最終的にゲート部となる部分にフォトレジスト機 パハの本版技力、パクーン館光および現像処理に

第7回Dに示すように、フォトレジスト層(34) をマスクとしてゲート電極(44)の構成層とゲート 絶縁数(33)に対して順次エッチングを行ってゲー ト部を構成する。

次に例えばプラズマCVDによって厚さ50人程度に創送したと同様に例えば不純物の繰りを含むガスPM。 とシリコンを含む原料ガスSMB。とを用いてレジスト層(34)を侵すことのない109 で程度の選択をもって不純物合有層(22)を被着形成する。

次に第7回目に示すように、レジスト層(34)を 致去し、次いで更に全面的にフォトレジスト層

特別平2-177443(6)

(74)の筆布を行い基板(31)の裏面から、アイランド状の非品質半率体層(21)を据光マスクとする程度の据光強度をもって露光用光しを全面的に照射してフォトレジスト層(74)に対して露光処理を行い現像処理を施してアイランド状の非晶質半導体層(21)の直上部を残して他郎のフォトレジスト層(74)を放去する。

次にこのフォトレジスト層 (74) モエッチングマスクとして、非益哲学事体層 (21) 上の不純物会有層 (22) を残して他部の不純物会有層 (22) をエッチング誌去する。

次にパルスエキシマレーザー光等のアニール用 光ピームしを蒸版(31)の裏面側から所要のパワー をもって行って非晶質半導体層(21)の多結晶化を 行って多結晶半導体層(23)を形成すると同時に不 装物含有層(22)からの不純物の多結晶半導体層 (23)への拡張導入を行ってソースおよびドレイン 各個線(25)及び(26)の形成を行う。

次に例えば全面的にSIO。 体の地議暦 (73) を C V D 法等によって形成し、更にこの地議器 (73)

光ビーム離射によるアニールによって結晶化して 多結晶半球体層(23)を形成した場合であるが、成 る場合は微細多結晶層を光ピームアニールによっ て真結晶化して結晶成長させて多結晶半導体層 (23)を形成する場合に適用することもできる。

H. 発明の効果

に対しソースおよびドレイン各領域 (24) 及び (25) 上に電極室明けを行って A 4 等の金属層の全国運 着および選択的株夫を行ってソースおよびドレイ ン各電極 (27) および (28) を形成し、多結晶準導体 層 (23) の、ソースおよびドレイン領域 (24) および (25) 間の不純物級入がなされていない高無抗難域 をチャンネル形成領域 (26) とする目的とするプレナー型のTPT (75) を得る。

第8回はこのようにして得たTPT(75)のトランジスタ特性即ち!。~V。特性の測定結果で、すぐれたトランジスタ特性を示した。

なお上述した例においては、ソースおよびドレイン各領域(24)および(25)の形成を、不統物会有間(22)からの拡散によって形成した場合であるが、ある場合はイオン注入によってソースおよびドレイン各領域の形成を行って、その後非品質半導体間(21)の多結品化のアニール処理と、イオン注入された不純物イオンの活性化処理とを同時に行うようにすることもできる。

また、上述した例では、非温質半導体層(21)を

ることによる特性の低下あるいは不安定性、信頼 性の低下を開避できる。


図面の簡単な説明

第1図は本発明製造方法の一側の工程図、第2 図はシリコン屋のレーザー放射エネルギーと比低 度の関係の側定曲線図、第3図は第1図で得たトランジスクの1a ~ V。特性曲線図、第4図は本

で説明した方法によって得たトランジスタの!。 ~ V。 特性心臓図、第8図は本発明製造方法のさらに他の例の工程図、第7図は本発明製造方法の 同様の他の例の工程図、第8図は第7図で得たトランジスタの!。 ~ V。 特性曲線図、第9個は表 未方法の工程図である。


(31) は茶板、(23) は多結品半悪体層、(22) は不 独物合有層、(23) はゲート地経膜、(32) (44) はゲ ート電極、(24) および(25) はソースおよびドレイ ン各領域、(27) および(28) はソースおよびドレイ ン電極である。


本来明方法によって将ETFTのlo-VG特性血機器 第 5 図



当中洋地域等極 本形明製造方法の他の例の工程図 第 4 図

特開平2-177443 (B)





特別平2-177443(9)

事 統 袝 正 菩

平度 1年,2月23日

特許庁長官 38 文 出 古

1. 事件の表示

昭和63年 特 許 劇 第331337导

2.発明の名称

薄膜トランジスタの製造方法

3. 福正をする者

事件との関係 特許出組人

住 所 東京都品川区北島川6丁目7番35号

名 称(218)ソ ニ - 株 式 会 社

代表取辞役 大 實 典 雄

4. 代 理 人

住 所 東京都新宿区西新宿1丁巨8番1号 TEL 03-343-582110 (新宿ピル)

氏 名 (8088) 弁理士 松


5.福正会会の日付 昭和 月 Ð

6.補正により増加する発明の数

明初等の発剪の詳糊な説明 の個及び図面 7.福正の対象

8. 増正の内容

左 苤 (氢)



従来の製造方法の工程図 第9図

- (1) 明細書中、第12頁8行~9行「スタガード型」 (6) 図面中、第9図Bを別柢のとおり訂正する。 を「逆スタガード型」に訂正する。
- (2) 周、第12頁末行「シリコン層における」を 「ソース及びドレインシリコン臓における」に 訂正する.
- (3) 周、第15頁13行~14行「第1図で・・・他の例 を」を「第1図の逆スタガード型TFT の 同

型TPTを得る例を」に訂正する。

- (4) 同、第16頁1行「インジウム・チタン」を 「インジウム・すず」に訂正する。
- (5) 同、第17頁10行「導出されプレナー型」を 「導出され、しかもセルフアラインゲート構造 のプレナー型」に訂正する。
- (6) 同、第20頁7行~8行「目的とするプレナー 型」を「目的とするセルフアラインゲート構造 プレナー型」に訂正する。
- (7) 同、同夏9行~10行「TFT(75)の……」。 · - V。」を「TFT(75)の I。 - V。」に訂正 する.

